试述带有Cache的内存储器的读写原理。
试述带有Cache的内存储器的读写原理。
在Cache存储系统中,把Cache和主存储器都划分成相同大小的块。主存地址由块号B和块内地址W两部分组成,Cache的地址也由块号b和块内地址w组成。Cache的基本工作原理如下:当CPU要访问Cache时,CPU送来主存地址放入主存地址寄存器中。通过主存—Cache地址变换部件把主存地址中的块号B变换成Cache的块号b放入Cache地址寄存器中,并且把主存地址中的块内地址W直接作为Cache的块内地址w装入Cache地址寄存器中。如果变换成功(称为Cache命中),就用所...
查看完整答案某计算机的Cache共有16块,采用2路组相联映射方式(即每组两块),每个主存块大小为32字节,按字节寻址,主存单元129所在主存块应装入到的Cache组号是【 】。
高速缓冲存储器中保存的信息是主存信息的__________。
Cache存储器中保存的字块和__________中相应的字块保持一致。
以下关于计算机系统中高速缓存(Cache)的说法中,正确的是【 】
在主存—Cache存储系统中,当写操作Cache命中时有_________和_________两种更新策略,当写操作不命中是有_________和_________两种更新策略。
解决多处理机系统中各Cache数据一致性问题的主要方法有软件方法、采用总线监测机制和采用__________方法。
关于闪存(Flash Memory)的叙述中,错误的是【 】。
用若干个2K×4位芯片组成一个8K×8位存储器,则地址0B1FH所在芯片的最小地址是【 】。
某计算机存储器按字节编址,主存在址空间大小为64MB,现用4M×8位芯片组成32MB的主存储器,则存储器地址寄存器MAR的位数至少是【 】。
某容量为256MB的存储器由若干4M×8位的DRAM芯片构成,该DRAM芯片的地址引脚和数据引脚的总数是【 】。
简要说明采用层次结构的存储器系统的目的,说明每一层次存储器所用的存储介质的特性,以及采用层次结构存储器能达到预期目的的原理。
说明采用层次存储器系统所追求的目标,以及能够达到这种目标是建立在什么原理之上。