下列关于 I/O 控制方式的叙述中错误的是【 】。

A、程序查询方式通过 CPU 执行查询程序进行 I/O 操作

B、中断方式下，通过 CPU 执行中断服务程序进行 I/O 操作

C、DMA 方式下，通过 CPU 执行 DMA 传送程序进行 I/O 操作

D、对于 SSD、网络适配器等高速设备，采用 DMA 方式输入/输出

下列关于硬件和异常/中断关系的叙述中，错误的是【 】。

A、CPU 在执行一条指令过程中检测异常事件

B、CPU 在执行完一条指令时检测中断请求信号

C、开中断中 CPU 检测到中断请求后就进行中断响应

D、外部设备通过中断控制器向 CPU 发中断结束信号

若有存储总线宽度为64位，总线时钟频率为1GHZ，在总线上传输一个数据支地址需要一个的时钟周期，不支持突发传送，若该总线连接CPU和主存，主存每次准备个64位数据需要6ns，主存块大小为32B，则读取一个主存块时间为【 】。

A、8ns

B、11ns

C、26ns

D、32ns

采用取指、解码、执行、存储、写入5段流水线，RISC处理器 ，S0, S1, S2, S3, t2 为寄存器编号，

Ⅰ1 : add S2 Sl S0         //[R[S2)]            R[S1]+R[S0]

Ⅰ2 : add load(S3)0(S2)     //[R[S2]]       R[S1]+R[S0]

Ⅰ3 : beq t2 S3 L1           //if R[t2]==R[S3]      jump to L1

Ⅰ4 : add t2 t3 I0         //[R[t2]]            R(L2)+I0

如采用旁路技术处理数据相关，即采用专用数据通路技术处珅器， 则在 , Ⅰ1~ Ⅰ4执行过程中， 发生流水线阻塞的有【 】。

A、仅Ⅰ3

B、仅 Ⅰ2 和Ⅰ4

C、仅Ⅰ2 和Ⅰ3

D、仅Ⅰ2,Ⅰ3和Ⅰ4

数据通路由逻辑元件和时序元件组成， 以下是组合逻辑元件的是【 】。

Ⅰ算术逻辑部件ALU

Ⅱ 程序计数器PC

Ⅲ 通用寄存器

Ⅵ 多路选择器MUX

A、Ⅰ 、Ⅱ

B、Ⅰ、Ⅳ

C、Ⅱ、Ⅲ

D、Ⅰ、Ⅱ、Ⅳ