计算机组成原理-考研试题(硕士研究生入学考试 2011年指令及分类)

单项选择（2011年硕士研究生入学考试）

某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是【】。

A、CF+OF=1

B、(SF) ̅ +ZF=1

C、 (CF) ̅ + (ZF) ̅ =1

D、(SF+ZF) ̅ =1

答案解析

C

【解析】

无符号整数比较不涉及SF、OF。bgt的转移条件是CF、ZF都为0。

讨论

计算机组成原理

下列选项中，能引起外部中断的事件是【】

某计算机的指令流水线由四个功能段组成。已知指令流经各功能段的时间(忽略各功能段之间的缓存时间) 分别为 90ns、80ns、70ns 和 60ns，则该计算机的CPU时钟周期至少是【】。

某机主存容量为4Mx16，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等6种寻址方式，试回答:(1)画出一地址指令格式，并指出各字段的作用；(2)该指令直接寻址的最大范围;(3)一次间址和多次间址的寻址范围；(4)立即数的范围(十进制数表示):(5)相对寻址的位移量(十进制数表示)；(6)上述6种寻址方式的指令哪一种执行时间最短?哪一种最长?为什么?哪一种便子程序浮动?哪一种最适合处理数组问题?

假定我们有一台计算机，如果所有的Cache 访问都命中的话，它的CPI是2.0。唯一的数据访问指令是Store和Load，它们占指令总数的40%，不命中的损失是25个时钟周期，不命中率是2%。如果所有的指令访问Cache都命中的话，那么机器的速度是存在Cache不命中的多少倍？

某台计算机只有Load/Store指令能对存储器进行读/写操作，其他指令只对寄存器进行操作。根据程序跟踪实验结果，已知每种指令所占比例及CPI为：逻辑指令：CPI为1，占比43%Load指令：CPI为2，占比21%Store指令：CPI为2，占比12%转移指令：CPI为2，占比24%① 求上述情况下的平均CPI；② 假设程序由M条指令组成。算术逻辑运算中25%的指令的两个操作数中的一个已在寄存器中，另一个必须在算术逻辑指令执行前用Load指令从存储器取到寄存器中。因此有人建议增加另一种算术逻辑指令，其特点是一个操作数取自寄存器，另一个操作数取自存储顺，即寄存器-存储器型，假设这种指令的CPI等于2，同时，转移指令的CPI变为3。求新指令系统的平均CPI。

某计算机系统采用浮点运算部件后，使浮点运算速度提高到原来的20倍，而系统运行一个程序的整体性能提高到原来的5倍，试计算该程序中浮点操作所占用的比例。

假定我们正在考虑两种条件转移指令的设计方法，这两种方法如下：CPU A：先通过一条比较指令设置条件码A，再用一条分支指令检测条件码；CPU B：比较操作包含在分支指令中。在两种CPU中，条件转移指令都需要两个时钟周期，所有其他指令都需要一个时钟周期。在CPU A中，全部指令的20%是条件转移指令，因为每次条件转移都需要一次比较，所以比较指令约占所有指令的20%。如果CPU A的时钟频率是 CPU B的1.25倍，问哪一种CPU更快？如果CPU A的时钟频率只是CPU B的1.1倍，结果又是多少？

假设我们有一个需要运行100秒的标准程序，其中有90秒是CPU时间，剩下的是I/O占用的时间。如果在以后的5年中，CPU 速度每年可以提高 50%且 I/0时间保持不变，那么5年后我们的程序要耗费多少时间。

用一台40MHz的处理机执行标准测试程序，它包含的混合指令数和响应所需要的时钟周期为：算术逻辑指令：CPI为1，占比60%高速缓存命中的加载与存储：CPI为2，占比18%转移指令：CPI为4，占比12%调整缓存缺失的存储访问：CPI为8，占比10%。求有效CPI、MIPS速率和程序的执行时间。

某工作站采用时钟频率为15MHz、处理速率为10MIPS的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟，试问：① 此计算机的有效CPI是多少?② 假定将处理机的时钟提高到30MHz，但存储器子系统速率不变，这样，每次存储器存取需要两个时钟周期。如果30%的指令每条只需要一次存储器存取，而另外的 5%每条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，试求改进后的处理机性能。

指令系统

试设计出计算机指令系统中8种指令操作，使得指令操作集合具有基本算术运算、逻辑运算和控制功能的完备性，并加以简要说明。

某台计算机字长为16位，主存容量64kB，采用单字长地址指令，共64条指令，系统有4个通用寄存器R0、R1、R2、R3，试用4种寻址方式（寄存器直接寻址、存储器直接寻址、基址寻址、间接寻址）设计指令格式（通用存储器都为16位）。

按照【】，可将计算机分为RSC(精简指令集计算机)和CISC(复杂指令集计算机)。

零地址的运算类指令在指令格式中不给出操作数地址，参加运算的两个操作数来自【】。

假定指令系统有m条指令，指令操作码的位数为N位，则N至少应等于__________。

某计算机的字长16位，设有单地址指令和双地址指令两类，若每个地址字段均为6位，且双地址指令有X类，问单地址指令最多可以有多少类？

某指令系统字长16位，每个操作数的地址码长6位。设系统有无操作数、单操作数和双操作数3类。若双操作数指令有M条，无操作数指令有N条，问单操作数指令最多可能有多少条？

某计算机的指令系统字长为16位，采用扩展操作码，操作数地址需要4位。该指令系统已有三地址指令M条，二地址指令N条，没有零地址指令，问系统最多还有多少条一地址指令？

在指令格式中，采用扩展操作码设计方案的目的是【】。

某机器指令长度为16位，地址码长度都为6位，包含单地址指令、双地址指令和无地址指令，试问单地址指令最多能有多少条，此时双地址指令和无地址指令各为多少条？

指令及分类

下列存储器中，汇编语言程序员可见的是【】

下列各类存储器中，不采用随机存储方式的是【】。

关于闪存（Flash Memory）的叙述中，错误的是【】。

用若干个2K×4位芯片组成一个8K×8位存储器，则地址0B1FH所在芯片的最小地址是【】。

某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是【】。

某计算机存储器按字节编址，主存在址空间大小为64MB，现用4M×8位芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是【】。

某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚的总数是【】。

某计算机的Cache共有16块，采用2路组相联映射方式（即每组两块），每个主存块大小为32字节，按字节寻址，主存单元129所在主存块应装入到的Cache组号是【】。

下列存储器中，汇编语言程序员可见的是【】。

某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的机器周期至少为500个。在设备A工作期间，为了保证数据不丢失。每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是【】。