假定我们有一台计算机,如果所有的Cache 访问都命中的话,它的CPI是2.0。唯一的数据访问指令是Store和Load,它们占指令总数的40%,不命中的损失是25个时钟周期,不命中率是2%。如果所有的指令访问Cache都命中的话,那么机器的速度是存在Cache不命中的多少倍?
假定我们有一台计算机,如果所有的Cache 访问都命中的话,它的CPI是2.0。唯一的数据访问指令是Store和Load,它们占指令总数的40%,不命中的损失是25个时钟周期,不命中率是2%。如果所有的指令访问Cache都命中的话,那么机器的速度是存在Cache不命中的多少倍?
设机器执行的总指令条数为100;所有存储器访问都在Cache命中时,所需时钟周期数为T1;在一般Cache 命中率下,执行上述指令的时钟周期为T2则:T1=指令条数×平均CPI = 100×2.0 = 200T2=∑指令条数×CPI=指令...
查看完整答案若机器M的主频为1.5Ghz,在M上执行程序P的指令条数为5×105,P的平均CPI为1.2,则P在M上的指令执行速度和用户CPU时间分别为【 】。
在字长为16位、32位、64位或128位的计算机中,字长为【 】位的计算机数据运算精度最高。
简要说明采用层次结构的存储器系统的目的,说明每一层次存储器所用的存储介质的特性,以及采用层次结构存储器能达到预期目的的原理。
说明采用层次存储器系统所追求的目标,以及能够达到这种目标是建立在什么原理之上。
当前流行的使用三总线(系统总线、PCI总线、ISA总线或EISA总线)结构的高档PC机中,说明3种总线的连接关系,每种总线的运行频率与数据宽度(位数)的大体数值。