计算机组成原理-考研试题(清华大学 1999年总线的概念)

问答题（1999年清华大学）

当前流行的使用三总线（系统总线、PCI总线、ISA总线或EISA总线）结构的高档PC机中，说明3种总线的连接关系，每种总线的运行频率与数据宽度（位数）的大体数值。

答案解析

ISA相关标准数据是：数据宽度为16位，传输速率为8Mbits/s。EISA相关标准数据是：数据宽度为32位，传输速率最高可达33Mbits/s。PCI：目前PC上的PCI是32位的，它的数据传输率最高可达132Mbits/s，实...

查看完整答案

讨论

计算机组成原理

独立请求什么是总线裁决？总线裁决有哪几种方式？集中式总线裁决方式有哪些？这些总线裁决方式各有哪些特点？

总线的__________裁决方式速度最高。

常用的小型机和微型机的设备接口有A和B，其中B的读写传输率较慢，大约为D，而A则要快得多，目前常用型号的数据传输率均在E以上。首先便携机上使用的接口为C，后改为PC card，它的推广应用提供了不用拆机箱就可插入接口板的可能。A、B、C供选择的答案：①PCI ②EISA ③SCSI ④IDE ⑤PCMCIAD、E供选择的答案：①1.5Mbit/s ②5~7Mbit/s ③10Mbit/s

东北大学总线的概念

解释简化名词：PCI

解释简化名词：SCSI

总线随着微机系统的发展而不断发展。早期普遍采用ISA总线，其数据宽度可达（A）位，后来为了适应高速总线传输率的要求又陆续推出了（B）、（C）、（D）、（E）等总线，其中（B）和（C）的数据宽度都比ISA扩展了一倍，时钟频率也提高了，并可采用突发方式工作，它们两者之间的显著不同是，（C）和原有的ISA是兼容的。（D）和（E）则直接挂连到微机的CPU总线上，故又称局部总线，它可以达到更高的数据传输率，相比较（E）更为规范，其工作时钟与CPU无关，且支持自动配置，有更好的扩展性。供选择的答案：（A）：①8；②16；③32；④64；⑤24（B）~（E）①MCA；②STD；③STE；④VESA；⑤PCI；⑥EISA；⑦S-100

简述微程序控制器和组合逻辑控制器的异同点。在微程序控制器中，微程序计数器μPC可以用具有计数（加1）功能的微地址寄存器μMAR代替，试问程序计数器PC是否可以用具有计数功能的存储器地址寄存器MAR代替？为什么？

已知某机采用微程序控制方式，其控制存储器的容量为1024×48位。微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共有4个（直接控制），微程序采用水平格式，如图所示。（1）微指令中的3个字段分别应为多少位？为什么？（2）画出围绕这种微指令格式的微程序控制器逻辑图。

给定运算部件和微指令格式如图所示。微指令的5位代码为“1”时分别执行下列传送动作，为“0”时不送。a. 寄存器A的内容送半加器；b. 寄存器B的内容送半加器；c. 寄存器C的内容送半加器；d. 寄存器D的内容送寄存器A；e. 寄存器D的内容送寄存器B规定每条微指令执行结束前，半加器结果自动送往寄存器C。请编写一个微程序使A、B两个寄存器的内容互换。

总线的概念

数据通路由逻辑元件和时序元件组成，以下是组合逻辑元件的是【】。Ⅰ算术逻辑部件ALUⅡ 程序计数器PCⅢ 通用寄存器Ⅵ 多路选择器MUX

在计算机系统中总线宽度分为地址总线宽度和数据总线宽度。若计算机中地址总线的宽度为32位，则最多允许直接访问主存储器【】的物理空间。

总线的带宽是指【】

微机系统中的系统总线(如PCI)用来连接各功能部件以构成一个完整的系统，它需包括三种不同功能的总线，即【】。

设某计算机有变址寻址、间接寻址和相对寻址等寻址方式，设当前指令的地址码部分为001AH，正在执行的指令所在地址为1F05H，变址寄存器的内容为23A0H。请填充：当执行取数指令时，如为变址寻址方式，则取出的数为：__________；如为间接寻址，取出的数为__________；当执行转移指令时，转移地址为__________。已知存储器的部分地址及相应内容为：地址内容001AH 23A0H1F05H 2400H1F1FH 2500H23A0H 2600H23BAH 1748H

简要说明采用层次结构的存储器系统的目的，说明每一层次存储器所用的存储介质的特性，以及采用层次结构存储器能达到预期目的的原理。

说明采用层次存储器系统所追求的目标，以及能够达到这种目标是建立在什么原理之上。

（1）写出十进制数-11.4的规格化浮点数形式表示，具体要求是：阶码用4位二进制移码，尾数用12位原码（含数的符号）；（2）写出上述格式定义的规格化浮点数所能表示的绝对值的最大和最小的正数和绝对值最大和最小的负数的值；（3）说明上述格式定义的浮点数的机器零；（4）说明浮点数中隐藏位的含义与用法。

假定我们有一台计算机，如果所有的Cache 访问都命中的话，它的CPI是2.0。唯一的数据访问指令是Store和Load，它们占指令总数的40%，不命中的损失是25个时钟周期，不命中率是2%。如果所有的指令访问Cache都命中的话，那么机器的速度是存在Cache不命中的多少倍？

某工作站采用时钟频率为15MHz、处理速率为10MIPS的处理机来执行一个已知混合程序。假定每次存储器存取为1周期延迟，试问：① 此计算机的有效CPI是多少?② 假定将处理机的时钟提高到30MHz，但存储器子系统速率不变，这样，每次存储器存取需要两个时钟周期。如果30%的指令每条只需要一次存储器存取，而另外的 5%每条需要两次存储存取，还假定已知混合程序的指令数不变，并与原工作站兼容，试求改进后的处理机性能。

总线系统

在总线裁决中，有串行链接式、____________和____________3种方式。

总线的__________裁决方式速度最高。

用一台40MHz的处理机执行标准测试程序，它包含的混合指令数和响应所需要的时钟周期为：算术逻辑指令：CPI为1，占比60%高速缓存命中的加载与存储：CPI为2，占比18%转移指令：CPI为4，占比12%调整缓存缺失的存储访问：CPI为8，占比10%。求有效CPI、MIPS速率和程序的执行时间。

假设我们有一个需要运行100秒的标准程序，其中有90秒是CPU时间，剩下的是I/O占用的时间。如果在以后的5年中，CPU 速度每年可以提高 50%且 I/0时间保持不变，那么5年后我们的程序要耗费多少时间。

假定我们正在考虑两种条件转移指令的设计方法，这两种方法如下：CPU A：先通过一条比较指令设置条件码A，再用一条分支指令检测条件码；CPU B：比较操作包含在分支指令中。在两种CPU中，条件转移指令都需要两个时钟周期，所有其他指令都需要一个时钟周期。在CPU A中，全部指令的20%是条件转移指令，因为每次条件转移都需要一次比较，所以比较指令约占所有指令的20%。如果CPU A的时钟频率是 CPU B的1.25倍，问哪一种CPU更快？如果CPU A的时钟频率只是CPU B的1.1倍，结果又是多少？

某台计算机只有Load/Store指令能对存储器进行读/写操作，其他指令只对寄存器进行操作。根据程序跟踪实验结果，已知每种指令所占比例及CPI为：逻辑指令：CPI为1，占比43%Load指令：CPI为2，占比21%Store指令：CPI为2，占比12%转移指令：CPI为2，占比24%① 求上述情况下的平均CPI；② 假设程序由M条指令组成。算术逻辑运算中25%的指令的两个操作数中的一个已在寄存器中，另一个必须在算术逻辑指令执行前用Load指令从存储器取到寄存器中。因此有人建议增加另一种算术逻辑指令，其特点是一个操作数取自寄存器，另一个操作数取自存储顺，即寄存器-存储器型，假设这种指令的CPI等于2，同时，转移指令的CPI变为3。求新指令系统的平均CPI。

某磁盘有两个记录面，存储区内直径为2.36英寸，外直径为5英寸，道密度为1250TPI（TPI：磁道数/英寸），内直径处的位密度为52400bpi（bpi：位/英寸），转速为2400rpm（rpm：转/分）。请回答：（1）每面有多少磁道，每磁道能存储多少字节？（2）数据传输率是多少？（3）设找道时间在10ms~40ms之间，在一个磁道上写8000字节数据，平均需要多少时间？

当前流行的使用三总线（系统总线、PCI总线、ISA总线或EISA总线）结构的高档PC机中，说明3种总线的连接关系，每种总线的运行频率与数据宽度（位数）的大体数值。

当前流行的使用三总线（系统总线、PCI总线、ISA总线或EISA总线）结构的高档PC机中，说明3种总线的连接关系，每种总线的运行频率与数据宽度（位数）的大体数值。

当前流行的使用三总线（系统总线、PCI总线、ISA总线或EISA总线）结构的高档PC机中，说明3种总线的连接关系，每种总线的运行频率与数据宽度（位数）的大体数值。