单项选择(2014年春程序员软考)

CPU执行指令时,先根据【 】的内容从内存读取指令,然后译码并执行。

A、地址寄存器

B、程序计数器

C、指令寄存器

D、通用寄存器

答案解析

B

【解析】

程序计数器(PC)用于存放指令的地址。当程序顺序执行时,每取出一条指令,PC内容自动增加一个值,指向下一条要取的指令。当程序出现转移时,则将转移地址送入PC,然后由PC指出新的指令地址。

通用寄存器组是CPU中的一组工作寄存器,运算时用于暂存操作数或地址。在程序中使用通用寄存器可以减少访问内存的次数,提高运算速度。

累加器是一个数据寄存器,在运算过程中暂时存放操作数和中间运算结果,不能用于长时间地保存一个数据。

讨论

计算机中常用原码、反码、补码和移码表示 数据,其中表示0时仅用一个编码的是【 】

float型数据通常采用IEEE754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中,且x=-8.25,则FR1的内容是【 】。

假定编译器规定int和short类型长度分别为32位和16位,执行下列C语言语句:unsigned short x=65530;unsigned int y=x;得到y的机器数为【 】。

下列存储器中,汇编语言程序员可见的是【 】

某计算机的CPU主频为500MHz,CPI为5(即执行每条指令平均需要5个时钟周期)。假定某外设的数据传输率为0.5MB/s,采用中断方式与主机进行数据传送,以32位为传送单位,对应的中断服务程序包含18条指令,中断服务的其他开销相当于2条指令的执行时间。请回答下列问题,要求写出计算过程。(1)在中断方式下,CPU用于外该设I/O的时间占CPU时间的百分比是多少?(2)当外设的数据传输率达到5MB/s时,改为DMA方式传送数据。假定每次DMA传送块的大小为5000B,且DMA预处理和后处理的总开销为500个时钟周期,则CPU用于该外设I/O的时间占CPU时间的百分比是多少(假设DMA和CPU之间没有访存冲突)?

对于低速输入输出设备,应当选用的通道是【 】。

外设接口的主要功能是__________、__________、__________。

DMA是主存与外设间交换数据的方式,它也可用于主存与主存之间的数据交换。

CPU可任选CPU停止法、总线挪用法或总线周期分时法来实现DMA。

CPU对外部设备的控制方式按CPU的介入程度,从小到大分别为__________、__________、__________、__________。

在控制器中,微操作的本质是什么?

试述微程序控制器设计所采用的技术及设计思想。

画出控制器的一般结构框图,详细阐述各部件的作用,并结合当前的发展趋势说明硬连线控制器和微程序控制器各自的特点。

微程序控制器中,机器指令与微指令的关系是【 】。

机器指令和微指令代码中的地址字段分别起【 】作用。

微指令执行的顺序控制问题,实际上是如何确定下一条微指令的地址问题。通常采用的一种方法是断定方式,其基本思想是【 】。

某处理机的微指令格式中有10个分离的控制字段C0 ~ C9,每个字段Ci可激活Ni条控制线组中的某一条,其中Ni字义为:字段Ci0123456789Ni4431191671822问:(1)为表示这10个控制字段至少需要多少控制位?(2)如果各字段采用纯水平编码格式,需要的最大的控制位数是多少?

给定运算部件和微指令格式如图所示。微指令的5位代码为“1”时分别执行下列传送动作,为“0”时不送。a. 寄存器A的内容送半加器;b. 寄存器B的内容送半加器;c. 寄存器C的内容送半加器;d. 寄存器D的内容送寄存器A;e. 寄存器D的内容送寄存器B规定每条微指令执行结束前,半加器结果自动送往寄存器C。请编写一个微程序使A、B两个寄存器的内容互换。

已知某机采用微程序控制方式,其控制存储器的容量为1024×48位。微程序可在整个控制存储器中实现转移,可控制微程序转移的条件共有4个(直接控制),微程序采用水平格式,如图所示。(1)微指令中的3个字段分别应为多少位?为什么?(2)画出围绕这种微指令格式的微程序控制器逻辑图。

影响并行加法器速度的关键因素是__________。